募集要項
- 仕事内容
-
Digital設計担当として、下記業務をご担当いただきます。
【具体的には】
・顧客製品仕様に合わせ最適化した出荷前TESTプランの提案
・顧客CHIPの回路仕様（回路構成）に合わせ最適化したDFT回路の仕様設計／実装および検証
・DFT工程の顧客窓口対応（顧客との折衝、進捗報告等）
・DFTツールを活用したTEST回路の実装 （MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP-DFT 等）
・DFTツールでは対応できないTEST回路のRTL設計／検証／論理合成
・設計実装したDFT回路のTiming制約作成／STAツールでの妥当性チェック／Timing検証結果解析
・出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定
・出荷テスト用パタン設計／検証／管理と出荷後テストのデバッグ対応
・歩留まり向上施策の検討／実施
・担当製品のDFTリーダーとして社内外各部門との協力／交渉
・担当製品のDFTリーダーとして自社／協力会社のDFTエンジニアの取り纏め（タスクアサイン／進捗管理／サポート）
- 応募資格
-
- 必須
-
※下記いずれも必須
■DFT設計（仕様設計／回路実装／検証）のご経験（6年以上）、またはDFT設計の経験（4年以上）と、その他何らかのDigital機能回路設計（仕様設計／回路実装／検証）の経験（合計8年以上）
■VerilogまたはVHDLフォーマットのGateレベルNETLISTを用いた設計／検証の経験（5年以上）
■VerilogまたはVHDLフォーマットのRTLが読め、RTLレベルの回路構成がイメージ出来る方
■Unix／Linux設計環境上にてTclスクリプトとEDA Toolを用いた設計業務の経験（5年以上）
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 勤務時間
- 09:00 - 18:00（コアタイム：00:00 - 00:00）
- 年収・給与
-
800万円～1500万円(経験能力考慮の上優遇)
昇給有、賞与2回
- 待遇・福利厚生
-
【保険】
健康保険、雇用保険、労災保険、厚生年金
【諸手当】
通勤手当
【待遇・福利厚生】
退職金、スキルアップサポート制度
- 休日休暇
-
年間129日／（内訳）完全週休2日制（土日祝）、夏季休暇、年末年始、有給休暇
※有給休暇：（初年度）入社月に応じて3～10日（2年目以降）勤続年数に応じて11～30日、健康管理休暇：年間15日
※年間129日の中に有給休暇は含みません
