募集要項
- 募集背景
- 非公開情報も含むため、詳しくは求人紹介時に担当コンサルタントよりご案内いたします。
- 仕事内容
-
ソニーセミコンダクタソリューションズ株式会社での募集です。モバイル機器（主にスマートフォン等）向けCMOSイメージセンサーのアナログレイアウト設計業務。商品化開発においてCHIP全体レイアウトの最適化検討、アナログ回路のレイアウト設計、及び回路設計F.B.を行い、レイアウト全体のリーディングまでを担当します。
商品企画・商品開発（技術系）のご経験のある方は歓迎です。
■組織の役割
モバイル機器（主にスマートフォン等）向けCMOSイメージセンサーの商品開発を行っており、主に、アナログ設計および製品評価を担当しています。アナログ設計技術の実装を通してイメージセンサーのキーとなる画像品質の向上を行っています。特に、スマートフォン向けのイメージセンサーでは、低消費電力と省面積が求められますので、両立する技術開発の商品化を進めていきます。
■担当予定の業務内容
アナログレイアウト設計業務としては、回路設計者と協力し、回路特性への影響を考慮したGDSデータの作成、各種物理検証とエラー対策の実施、を行うことを主としています。アナログレイアウト設計は業務委託を行うケースも多いため、業務委託の管理も行います。また、レイアウト業務としてEDAツールによる効率化が重要であり、ツール活用の検討も実施していきます。CIS設計はアナログ設計だけではなく、デバイス、画素、ロジック（デジタル）、モジュールなど他の技術領域と協力して作り上げるため、他分野とのコミュニケーションを取りながら開発を行っています。
■想定ポジション
PJ開発におけるレイアウト設計リーダー もしくは アナログレイアウト設計エンジニア
■職場雰囲気
20代の若手エンジニア～40代のベテランエンジニアまで多数在籍しており、女性エンジニアも活躍しています。また、設計～評価までしっかり連携して業務を行っているところであり、設計と評価が議論し合い、お互いにフィードバックをかけていくことでレベルアップする取り組みなどを実施しています。
■描けるキャリアパス
センサー領域でのアナログ設計のエキスパートや、イメージセンサー全体のプロジェクトリーダー等幅広くご自身のやりたいことに基づいてキャリア形成可能です。
※本求人はジェネラル・エンプロイメント・コントラクト社員での採用となるため将来的に別の職務領域や技術領域に異動の可能性がございます。<…
- 応募資格
-
- 必須
-
■必須
・半導体のアナログ回路のレイアウト設計・検証業務を経験されている方。※半導体の種類は問いません
・Cadence社DF II Virtuosoの使用経験
■あると望ましい
CMOSイメージセンサーでの設計経験があると望ましい。
アナログ回路の設計経験、および、ChipTOPレイアウトフラプラン構築経験
- フィットする人物像
-
JAC Recruitmentでは、担当コンサルタントが直接企業へ訪問。だからお伝えできることがあります。
面談の際に、採用担当者からお聞きした情報やコンサルタント自身が感じた選考のポイントを皆さまへお届けします。
- 雇用形態
- 無期雇用
- 勤務地
- 神奈川県
- 勤務時間
-
【就業時間】09:00 ～ 17:30
【労働時間制等】通常の労働時間制
- 年収・給与
-
【年収】750万円 -
- 待遇・福利厚生
-
【通勤手当】全額支給
【社会保険】健康保険
厚生年金
雇用保険
労災保険
- 休日休暇
-
【有給休暇】有給休暇は入社時から付与されます
年次有給休暇 （初年度6～17日、勤続年数に応じて最大24日）
【休日】完全週休二日制
土
日
祝日
GW
夏季休暇
年末年始
有給休暇（初年度6～17日）※入社時期によって異なります。
- キャリアパス・評価制度
- 【昇給】年1回 (7月)
