募集要項
- 募集背景
- 非公開情報も含むため、詳しくは求人紹介時に担当コンサルタントよりご案内いたします。
- 仕事内容
-
三菱電機株式会社での募集です。所内標準CPUカードおよび所内で開発するデジタル基板の電気設計、検証、BSP開発
ネットワークエンジニア（設計・構築系）のご経験のある方は歓迎です。
＜詳細＞
（１）所内標準CPUカードおよび所内で開発するデジタル基板の電気設計、検証
・レーダ、通信、EWなどの各システムに使用される所内標準CPUカード（ARM Aシリーズなど）の電気設計、開発、検証
・プロジェクト、品管、基板設計、機構設計など様々な社内部門との協働
・FPGAや電源部品等を選定、デジタル基板の回路設計
・最新のデバイスを活用したアナログ/デジタル混在基板などの設計
（２）BSP、デバイスドライバ、ファームウェア設計
・基板上（内作、外作）のCPU向けにOSの組込みやデバイスドライバ、ファームウェア（bootloader等）の設計
・S/W設計部門と連携してアプリケーションS/Wとのインターフェース設計
（３）FPGA設計、評価、試験
・FPGA内部回路の要求仕様設計、RTL設計
（４）協力会社の進捗・工程管理
・協力会社への設計発注依頼時の要仕様策定、工程管理
●使用言語、環境、ツール、資格等
2DCAD、C言語、C++言語、アセンブラー、各種スクリプトなど、verilog HDL
基本情報技術者
●業務のやりがい、価値、魅力
次期戦闘機の開発、装備品の海外移転の方針見直しなど、日本の防衛産業は転換期にあり、後世に残る革新的な製品設計に携わるチャンスがあります。
また、防衛製品以外にも、気象レーダー/空港レーダー/航空管制システムなどの幅広い分野において、社会貢献度が高い製品に携わることができます。
これらの製品では個別に高い性能が要求されるため、最新のデバイスを活用した設計など、難しいけれども付加価値の高い技術に挑戦できます。
１つのプロジェクトが3～4年単位と比較的長いため、ご自身の技術力・専門性を特化して高めていただくことが出来ます。
- 応募資格
-
- 必須
-
【必須】※以下いずれかのご経験
・組込みCPU基板/デジタル基板の回路設計の設計経験
・組込み向けOSの実装経験
・FPGA内部回路の設計経験（要求設計の経験でも可）
・デジタル信号処理の開発経験
【歓迎】
・測定器（オシロスコープ、スペクトルアナライザ、バスアナライザなど）の使用経験
・組込みS/W設計経験 ・ネットワーク設計経験 ・アナログ回路設計経験
・MATLAB/Simlinkの実務経験 ・EMCに関する知見 ・AIに関する知見
・SysML、MBSEに関する知見 ・TOEIC600点以上もしくはビジネス英語使用経験
- フィットする人物像
-
JAC Recruitmentでは、担当コンサルタントが直接企業へ訪問。だからお伝えできることがあります。
面談の際に、採用担当者からお聞きした情報やコンサルタント自身が感じた選考のポイントを皆さまへお届けします。
- 雇用形態
- 無期雇用
- ポジション・役割
- スタッフクラス～リーダークラス
- 勤務地
- 兵庫県
- 勤務時間
-
【就業時間】08:30 ～ 17:00
【労働時間制等】通常の労働時間制
- 年収・給与
-
【年収】700万円 - 1200万円
- 待遇・福利厚生
-
【通勤手当】一部支給 通勤手当：会社規定に基づき支給
【社会保険】健康保険
厚生年金
雇用保険
労災保険
- 休日休暇
-
【有給休暇】有給休暇は入社時から付与されます
入社7ヶ月目には最低10日以上
【休日】完全週休二日制
【休日】
※内訳：土曜/日曜/祝日、GW、夏季、年末年始など（会社カレンダーに準じる）
■年次有給休暇：20日～25日
※入社時より付与。付与日数は入社日により変動（4～20日）
■その他：チャージ休暇2～4日（30歳、40歳、50歳到達年）、産休・育休制度あり
- キャリアパス・評価制度
- 【昇給】年1回 (４月)
