募集要項
- 募集背景
- 非公開情報も含むため、詳しくは求人紹介時に担当コンサルタントよりご案内いたします。
- 仕事内容
-
インターステラテクノロジズ株式会社での募集です。■業務内容
弱電回路設計のご経験のある方は歓迎です。
当社が開発する小型ロケット「ZERO」に搭載されるアビオニクスシステムのFPGA開発を担当していただきます。
アビオニクスシステムとは、小型ロケット「ZERO」を制御するための電子機器群であり、機体各所に配置された複数の電子回路及びCPUが連携して動作するシステムです。
■具体的な業務内容
・機体内通信、機体外通信（テレメトリ、コマンド）機能のFPGA開発
・計測／制御に必要なセンサ／アクチュエータとのインタフェース機能のFPGA開発
・電子回路設計者との連携による回路設計段階からの仕様策定
・ソフトウェア設計者との連携によるソフトウェア設計段階からの仕様策定
■アビオニクスグループのミッション
・アビオニクスシステムは、ロケット全体の電子制御を担うシステムであり、アビオニクスグループは、その開発に責任を持っています。
・アビオニクスシステムそのものの開発だけでなく、他サブシスエムとの結合試験、エンジン燃焼試験、ステージ燃焼試験といった各種試験を関連グループと協力しながら実施し、ロケット打上げ時は運用を実施するなど、ロケット開発の最初から最後まで幅広い領域で、重要な役割を担っています。
- 応募資格
-
- 必須
-
【必須スキル】
・Verilog HDLまたはVHDLによる下記例のような一連のFPGA開発経験（3年以上）
・仕様策定
・RTL設計 / 実装
・検証
・IP設計仕様書 / テスト仕様書作成
・プリント基板、外部回路に合わせた制約ファイル（XDCまたはSDC）の作成とSTA（Static Timing Analysis）によるタイミング収束の実務経験
・実機でのオンチップ・デバッグ（例：Vivado ILA SignalTap）の経験
・CDC（Clock Domain Crossing）設計の実務経験
・差動伝送I/F（例：汎用I/OでのLVDSなど）のRTL設計および制約作成の経験
・IOB（Input Output Block）内部のFlipFlopを使用するためのRTL設計および制約作成の経験
【歓迎スキル】
・システムレベルでの仕様調整の経験
・SystemVerilogによるテスト経験、特にアサーション・ベース検証の経験
・Xilinx、Altera 、Microchip、Lattice等のFPGAベンダのうち2社以上のFPGAの開発経験
・FSM（Finit State Machine）による制御ロジックの仕様化、RTL実装、検証、状態遷移図作成までの経験
・I2C、SPI、UARTなどの汎用I/FのRTL実装経験
・AXIバスまたはAHBバスを持つFPGAの設計経験
【求める人物像】
・自ら課題を発見し、課題解決に向けてやり切ることができる方
・新しい知識を学び続けられる方
・全体志向を持って、相手を尊重し成果をあげることができる方
- フィットする人物像
-
JAC Recruitmentでは、担当コンサルタントが直接企業へ訪問。だからお伝えできることがあります。
面談の際に、採用担当者からお聞きした情報やコンサルタント自身が感じた選考のポイントを皆さまへお届けします。
- 雇用形態
- 無期雇用
- 勤務地
- 東京都
- 勤務時間
-
【就業時間】08:00 ～ 17:00
【労働時間制等】固定（定額）残業代制
- 年収・給与
-
【年収】608万円 - 902万円
【固定残業時間・残業代】月45時間 133,000円
- 待遇・福利厚生
-
【通勤手当】一部支給 居住地などによって変更あり
【社会保険】健康保険
厚生年金
雇用保険
労災保険
【その他手当】住宅手当
- 休日休暇
-
【有給休暇】有給休暇は入社時から付与されます
・休暇：年次有給休暇（入社日に10日付与）、夏季休暇（2日）
【休日】完全週休二日制
土
日
祝日
GW
夏季休暇
年末年始
・休日：完全週休2日制（土曜日、日曜日）、国民の祝日、1月2日、1月3日
※年間休日120日以上
・その他：婚姻・慶弔・産前産後・看護・介護など
- キャリアパス・評価制度
- 【昇給】年2回 (3・9月)
