募集要項
- 募集背景
- 近年、お客様からの設計依頼が年々増加しており、当社の技術力に対するニーズが高まっています。今後もさらなる事業拡大や対応力の強化を見据え、体制強化のための増員採用を行います。
- 仕事内容
-
【ミッション】
お客様のニーズに合わせて、LSI/FPGAのフロントエンド設計(デジタル・アナログ)もしくはミドルエンド設計・バックエンド設計を行って頂きます。
様々な分野の業務がありますので、最新のIoT機器や車の自動運転装置の開発・設計など最先端の技術に携わることができます。
【仕事内容】
ご経験に合わせてLSI/FPGAのフロントエンド設計／ミドル設計／バックエンド設計をご担当いただきます。
これまでのご経験やスキル、今後の志向性を丁寧にヒアリングしたうえで、長期的に活躍できる最適なポジションをご提案いたします。
■主なプロジェクト例
・SoCのRTL設計・検証（フロントエンド）
・論理合成・DFT設計（ミドル）
・レイアウト設計・物理検証（バックエンド）
・FPGA・LSIの設計・検証 など
■働き方について
・受託開発（持ち帰り案件）またはお客様先での常駐勤務のいずれかとなります
・入社時に希望やキャリア志向を丁寧に面談し、配属先（拠点）を決定します
・最新技術に携わる機会も豊富で、設計スキルを継続的に磨ける環境です
■開発環境
・言語：VerilogHDL/VHDL/SystemVerilogなど
・ツール：VCS/Quartus/ModelSimなど
【職場環境】
■配属部署について
開発部門では、20代後半～60代後半までの幅広い世代の社員が活躍しています。
中途採用の社員も多く、新しく入ったメンバーもすぐになじめる職場です。
ベテランの社員にも気兼ねなく聞きやすい環境で、エンジニアとして更に技術を磨ける環境です。
■働きやすい環境
・業務面・メンタル面を2名体制でサポートしますので、困った事があってもすぐに対応が可能です。
・当社オリジナル教育キットで電気電子の基礎がいつでもしっかり学べます。
・残業平均時間（10ｈ/月）。残業が少ないので、プライベート時間の充実・メリハリを持って業務出来ます。
・年間休日125日
・土日祝完全休み
・年間5日以上の有給休暇取得を推奨しており、休みがとりやすい環境です。
- 応募資格
-
- 必須
-
＜必須＞
・LSI及びFPGAのデジタルまたはアナログの回路設計の実務経験をお持ちの方
- 雇用形態
- 正社員
- 勤務地
- 愛知県名古屋市中区栄3-15-27 いちご栄ビル9F オフィスパーク栄内
- 勤務時間
-
勤務時間／9：00～18：00
実働時間／8時間
休憩時間／60分
残業時間／有 月平均10時間
※プロジェクト先勤務の際は、異なる場合があります
- 年収・給与
-
＜月給制＞
月給：31万6000円～54万1666円
基本給：25万6000円～34万1666円
固定残業手当：有※30時間分（月6万円～9万6094円／超過分は別途支給）
想定年収：410万円～650万円
- 待遇・福利厚生
-
・社会保険完備
・交通費規定支給
・有給休暇
・育児休暇
・介護休暇
・慶弔休暇
・時間外手当
・役職手当
・職務手当
・リロクラブ加入（宿泊、育児、介護、グルメ、レジャー、スポーツクラブなどのお得なサービス利用可）
・健康診断（年1回）
・三大疾病の団体保険加入
- 休日休暇
-
・完全週休2日制
・夏期休暇
・年末年始休暇
年間125日
