募集要項
- 仕事内容
-
＜DS_A0010 【ロジック回路】 CMOSイメージセンサーのロジック回路/ミックスシグナル回路設計検証＞
【リーダー/担当者】デジタル回路/ミックスシグナル回路 検証業務
System Verilog/Verilog-HDLによる機能検証（アサーション検証、カバレッジ検証、リファレンスCによる一致検証などの自動検証主体）やミックスシグナル回路の検証を行います。
■組織の役割
ソニーの半導体ビジネスを支えるCMOSイメージセンサーを担当頂きます。モバイルもしくは、セキュリティカテゴリのCISを中心に新機能を顧客へ提案行い、設計へ落とし込み開発完遂する差異化製品開発を担当頂きます。
その中で、昨今、回路の機能検証技術に課題を抱えており、検証戦略の具体化やアサーション検証・カバレッジ検証・リファレンスCによる一致検証などの検証自動化手法の変革を担当しております。
■担当予定の業務内容
System Verilog/Verilog-HDLによる機能検証（アサーション検証、カバレッジ検証、リファレンスCによる一致検証などの検証自動化が主体）やミックスシグナル回路の検証を行います。ツールベンダや社内有識者との情報共有や協業も多いです。設計後は測定及び評価チームと協業すると共に、自社工場があるので試作立ち上げのサポートも行います。 開発難易度に応じ、数名～数十名程度のチームを作って要求仕様から検証仕様に落とし込み、決められたスケジュール内でチームで業務を推進します。 一方で中長期スパンでは新たな検証手法の探索を継続し、製品への検証技術導入などを推進していきます。
■想定ポジション
担当者もしくは、リーダーとして与えられた範囲で業務を行っていただきます。
■職場雰囲気
職場は若手からベテランまで揃っていて活気があります。 顧客からの要求仕様に対して、組織内だけで完結せず、他部署との混成チームを構築し、どうあるべきかエンジニア同士で議論しながら多様な人材交流を通した開発を行っています。
■描けるキャリアパス
CMOSイメージセンサーのデジタル回路設計スキルとセンサー内部のアーキテクチャ構築のスキルに加え、機能検証技術を習得できます。 回路設計や機能検証のスキルを踏み台に、設計チームを牽引
- 応募資格
-
- 必須
-
■必須
半導体のロジック回路の設計・検証業務を経験されている方。
（System Verilog またはVerilog-HDLの知見をお持ちの方）
※半導体の種類は問いません。
■尚可
・SystemVerilog、UVM、SystemC、アサーション記述、論理合成、動作合成、タイミング検証(STA)、Python
・アナログ回路の基礎知識や、ロジック、アナログ協調検証知識。ソフトウェア知識 等
■TOEIC(英語) 尚可:600点以上
顧客との英語によるコミュニケーションがリーダーには求められますが、社内での研修を通じたレベルアップの機会があります。
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 年収・給与
- 600～950万円
