募集要項
- 募集背景
- 体制強化の為の増員募集となります。
- 仕事内容
-
VHDLもしくはVerilog-HDLを用いたFPGA回路設計を中心にお任せします。【具体的には…】
・案件は客先常駐約5割、自社持ち帰り約5割
・FPGA回路設計
・クライアントとの折衝業務
等
- 応募資格
-
- 必須
-
・デジタル回路設計経験をお持ちの方
- 歓迎
-
・顧客折衝経験をお持ちの方
・工数、納期などの管理経験をお持ちの方
・画像処理、AIに携わった経験をお持ちの方
- 雇用形態
- 正社員
- 勤務地
-
京都府京都市
※転勤なし
- 勤務時間
-
9:00-18:00
実働:日/8時間
休憩:60分
- 年収・給与
-
年収：450万～550万円
経験・能力等により決定
賞与：年2回
昇給：年1回
・月給：33万円～40万円
※残業の際は残業代支給。固定残業代は無し
試用期間：3ヶ月 （補足事項無し）
雇用期間：期間の定めなし
- 待遇・福利厚生
-
【諸手当】
交通費支給、住宅手当、役職手当、残業手当、在宅勤務手当
【社会保険】
各種社会保険完備（健康保険、雇用保険、厚生年金、労災保険）
【福利厚生】
退職金制度、資格取得支援制度（合格全額、不合格50％支給）、フルリモート勤務可、服装自由
【受動喫煙対策】
屋内禁煙
- 休日休暇
-
【休日】
年間休日：125日
完全週休2日制（土・日・祝）
【休暇】
有給休暇、夏季休暇、年末年始、GW、慶弔休暇
