募集要項
- 募集背景
-
━━━注目ポイント━━━
◎多種多様プロジェクトで時代に合ったスキルを手に入れる！
◎新しい時代に適合できる仕事とプライベートのバランス◎
◎万全な教育体制／適正な評価で収入アップを実現！
・エンジニア定着率90%以上
・選べる勤務地＆プロジェクト
・年間休日120日以上
・完全週休2日制
・有給取得率90％
同社では、働きやすさ（福利厚生、休日休暇）にも力を注ぎ、エンジニアの長期雇用を守っています。
━━━━━━━━━━━━
【採用背景】
・スキルや経験を活かした活躍の場を提供いたします。
・また、今までの経験を活かしながら更なる上流工程で働きたい方を募集しております。
・今回受注拡大に伴い、経験豊富な技術者の方を募集致します。
- 仕事内容
-
レーダー及び通信装置の回路設計（FPGA）業務【業務内容】
◇大手メーカー様で下記業務をご担当いただきます。
・レーダー及び通信装置の高周波(RF)回路設計
（数MHz～ミリ波対応・光通信対応）
・FPGA/LSI論理回路設計／検証および仕様書作成
※機密事項が多く、開示できる情報が限られます。
また、上記案件以外でもアサインの可能性がございます。
面接時に詳細を丁寧に説明いたしますので、まずはご応募ください。
～採用担当様より～
- 応募資格
-
- 必須
- ・デジタル／アナログ回路の設計
- 歓迎
-
・無線／有線通信装置の設計
・高周波回路の設計
・FPGA・LSI論理回路設計
(Verilog HDL，VHDL ※System Verilog )
- 雇用形態
-
・正社員（試用期間：3ヶ月）
※試用期間中の給与や待遇は変わりはありません
- 勤務地
-
・兵庫県尼崎市
※他県から就業を希望される方は、家賃補助、
転居費用、入居費用を別途支給
※客先常駐での業務の場合、勤務時間・休日は客先カレンダーに準じていただきます。
- 勤務時間
-
・9:00～18:00（休憩60分）
※所要労働時間：8時間
・フレックスタイム：無
・時間外労働：有
※平均残業時間：20時間／月
- 年収・給与
-
想定年収500万円～650万円 ※前職考慮のうえ優遇
【昇給・賞与】
・昇給：年1回
・賞与：年2回
- 待遇・福利厚生
-
【報奨金／手当】
・通勤手当（全額支給）
・時間外、深夜、休日出勤、出張手当（全額支給）
・家族、赴任、帰省旅費
・地域手当、役職手当
・その他規程により支給
【待遇・福利厚生】
・健康保険、厚生年金、雇用保険、労災保険完備
・確定拠出年金制度（401k）
・育児・介護休暇制度
・引越補助、寮・社宅制度
・モチベーション支援、メンタルチェック、キャリアプラン支援
・自社保養施設、えらべる倶楽部（JTBベネフィット）利用可
・資格取得支援制度（受験費用負担、祝い金）
・技術図書購入補助
・慶弔金制度
・Happy Anniversary Plan
・KENスクール割引
・CAD等各種研修
・勉強会支援
・実技研修
・リーダー／マネジメント研修
・キャリアコンサルティング
・FA制度
- 休日休暇
-
・完全週休二日制（土・日、祝日）
・GW、夏季、年末年始休暇
・産休・育児・介護休暇
・慶弔、有給休暇（10日～20日）など
（事業所カレンダーによる）
・年間休日日数123日
- 選考プロセス
-
◎幅広い年齢層の社員が多数活躍しています！
＜STEP1＞書類選考
▼
＜STEP2＞面接（1～2回）※WEBまたは対面
▼
＜STEP3＞内定・採用
※面接日程・入社日はご相談に応じます。
※応募から内定・採用までは、1～2週間程度となります。
※遠方の方や就業後の夜間でお越しできない方は、リモート面接もOKです。
