募集要項
- 募集背景
- 非公開情報も含むため、詳しくは求人紹介時に担当コンサルタントよりご案内いたします。
- 仕事内容
-
商品企画・商品開発（技術系）のご経験のある方は歓迎です。【業務内容】
（１）パワエレ向けを中心としたアナログまたはアナデジ混載のCMOS集積回路（CMOS IC）設計およびその実測評価。
（２）これらICとパワーデバイスを組み合わせたパワエレモジュールの検討、および、それを通じたIC仕様検討。
業務内容は（１）もしくは（１）（２）の両方。役割はこれらの設計、検討チームの一員としての実務担当。
【魅力】
・先端技術のアイデア出しからその製品化に至るまで、また様々な種類のアナログまたはアナデジ混載CMOS回路を開発しており、これらに関する高度で且つ広範なスキルを身につけることができます
・デバイス＆ストレージ研究開発センターは、東芝デバイス＆ストレージ傘下の研究開発組織で、半導体とHDDの事業部の先行・共通基盤技術の研究開発を担っています。研究開発領域は、セキュリティー基盤技術、先端回路技術、TCAD技術（Technology Computer Aided Design）、先端パッケージ技術、認識・AI、ソフトウェア基盤技術など、多岐に渡ります。
この最先端の研究部門にて、世界トップレベルの先端技術に携わることができます。
【参考リンク】
・スペシャルインタビュー～あなたのキャリアが世界を変える～
https://toshiba.semicon storage.com/jp/company/recruit/work/message_special.html
・パワー半導体技術広告
https://www.youtube.com/watch?v=11SWvEWe4lQ
- 応募資格
-
- 必須
-
【必須】
・アナログCMOS回路設計経験者
【尚可】
・パワエレ回路開発（シミュレーション、実装、評価）経験者
・英語語学力（TOEIC500点レベル）、学会（口頭発表、論文発表）経験
※上記の必須・尚可条件は担当～課長クラス共通の要件となります。
- フィットする人物像
-
JAC Recruitmentでは、担当コンサルタントが直接企業へ訪問。だからお伝えできることがあります。
面談の際に、採用担当者からお聞きした情報やコンサルタント自身が感じた選考のポイントを皆さまへお届けします。
- 雇用形態
- 無期雇用
- ポジション・役割
- 担当～主任クラス
- 勤務地
- 神奈川県
- 勤務時間
-
【就業時間】08:30 ～ 17:15
【労働時間制等】通常の労働時間制
- 年収・給与
-
【年収】600万円 - 750万円
- 待遇・福利厚生
-
【通勤手当】全額支給 会社規定に基づき支給
【社会保険】健康保険
厚生年金
雇用保険
労災保険
【その他手当】住宅手当
- 休日休暇
-
【有給休暇】入社7ヶ月目には最低10日以上
※初年度は入社月によって変動。半日取得可、最大24日付与、繰越制度あり。
【休日】完全週休二日制
土
日
祝日
夏季休暇
年末年始
慶弔休暇、災害休暇など
※有給休暇：初年度は入社月によって変動。半日取得可、最大24日付与、繰越制度あり。
- キャリアパス・評価制度
- 【昇給】年1回 (4月)
