募集要項
- 募集背景
- 体制強化のための増員募集となります。
- 仕事内容
-
半導体の論理設計、検証及びツール開発業務をご担当いただきます。【具体的には…】
・仕様検討、作成
・RTL実装
・検証仕様作成
・検証実施
・ツール開発
等
作業環境：Linux/UNIX
言語：SystemVelirog、Verilog-HDL、VHDL、C/C++、Python
Simulator/EDA：VCS、IES、QuestaSIMをはじめフォーマルベリファイアなど各種EDA
- 応募資格
-
- 必須
- ・1年以上のHDL（Verilog-HDL/VHDL）設計の経験（ASIC、FPGAなど）
- 歓迎
-
・HDL関連の設計・検証実務経験
・FPGA開発経験
・AI技術を応用した開発・実務経験
・自身での仕様設計経験
・英語での読解・記述能力、コミュニケーション力などに自信のある方、トライしたい方
・海外進出に興味のある方
- 雇用形態
- 正社員
- 勤務地
- 神奈川県横浜市
- 勤務時間
-
フレックスタイム制 ※コアタイム10:00-15:00
標準労働時間
9:00-18:00
時間外労働: 月/15時間程度
実働:日/8時間
休憩:60分
- 年収・給与
-
年収：350万～840万円
経験・能力等により決定
昇給：年1回
※固定残業代制に伴い、30時間/月の時間外手当として39,500円～110,600円/月を支給
※固定残業時間30時間/月を超える時間外労働分の割増賃金は追加で支給
試用期間：3ヶ月 （補足事項無し）
雇用期間：期間の定めなし
- 待遇・福利厚生
-
【諸手当】
交通費支給、出張手当
【社会保険】
各種社会保険完備（健康保険、雇用保険、厚生年金、労災保険）
【福利厚生】
ストックオプション、利益還元型ボーナス制度
【受動喫煙対策】
敷地内禁煙
- 休日休暇
-
【休日】
年間休日：120日
完全週休2日制（土・日・祝）
【休暇】
有給休暇、夏季休暇、年末年始、GW、慶弔休暇、育児休暇、特別休暇
