募集要項
- 仕事内容
-
【リーダー】GPIO/LVDSやSPMI/I3C等の通信規格の物理層IP、PLL/DLL等の位相/遅延フィードバック制御IP、およびLDO/チャージポンプなどの電源IPなど各種アナログIPの開発・設計
■組織の役割
SSSグループが手掛ける半導体製品に搭載されるI/F・電源系アナログIPの開発
特にCMOSイメージセンサー製品(CIS)に搭載されるGPIO/LVDSやSPMI/I2C/I3C等の通信規格物理層IP、PLL/DLL等の位相/遅延フィードバック制御IP、LDO/チャージポンプ/バイアス回路などの電源IP等の回路設計を中心に技術開発を遂行する
■担当予定の業務内容
CIS製品の高機能化に伴い各種アナログIPにはより高精度・低電力・低コストなどの差異化が求められており、大きくは下記のいずれかをお願いします。
1， GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IPアナログ回路設計
2， PLL/DLL等の位相/遅延フィードバック制御IPアナログ回路設計
3， LDO/チャージポンプ/バイアス回路などの電源IPアナログ回路設計
■想定ポジション
それぞれの開発チームは～３名程度の正社員、および、作業工数に応じた協力会社で構成され、そのリーダーの役割となります。
比較的短期間に製品適用を求められるIP開発・導入となるため、多数関係者へのコミュニケーション能力も発揮できるポジションとなります
■描けるキャリアパス
例えば様々な分野に応用されている機械学習機能の進化にCiM（Computing in Memory)といったメモリIPベースのIPが注目されています。
将来の製品に欠かせないキラーIPの第一人者として活躍することもできます。
また、スタンダードセルやメモリといったIP開発者、製品化で必要なESD設計者とともに知の共有ができIPライブラリ全体のリーダーとして活躍する事もできます。
さらに優秀な人材には希望に即したJOBローテーションで幅広く活躍してもらう準備があります
■職場雰囲気
年代層は幅広く、それぞれが多様なバックグラウンドを持つチームです。また、近年は新卒・インターン採用を積極的に行って若返りを図っています。
新メンバーには既
- 応募資格
-
- 必須
-
【必要となるスキル/経験】
■必須
GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IP開発経験者 or 位相/遅延フィードバック制御IP開発経験者 or 電源IP開発経験者
■尚可
特許取得経験あり 海外ベンダーとの協業経験あり
【求める語学力】
必須:TOEIC 650点以上
尚可:TOEIC 800点以上
海外ベンダーとの協業経験があると尚可
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 年収・給与
- 950～950万円
