募集要項
- 仕事内容
-
【役割】 当社製品のコントローラ、サーボ、インバータに搭載されるASIC/FPGAの開発および将来製品に向けた基礎技術開発。 ASIC/FPGAは重要なキーデバイスであり製品の競争力向上に貢献します。【具体的な業務内容】 ◎ASIC開発 ・仕様策定 ブロック単体、1チップの仕様策定 ・RTL設計（Verilog-HDL、VHDL） ・シミュレーション（Synopsys, Cadence, Vivado, Quartus等） 検証仕様策定、テストベンチ設計 ◎基礎技術開発 ・開発テーマ立案 ・試作設計 ・試作評価 全事業部と連携してASIC開発を行っており、幅広い製品開発に関わることができます。 また、次期製品に向けた研究開発テーマを自ら立案し、主体的に取り組むことができます。 【キャリアイメージ】 ◎3年後のイメージ リーダとして、若手の育成やプロジェクトのマネジメント、ASICベンダとの技術折衝を行っていただきます。 【職場情報・PR】 ・全製品開発部門と連携し開発を行っているため、幅広い開発を行うことができます。 ・製品サイクルが長いため、将来製品に向けたじっくりと新規技術開発に取り組むことができます。 ・部門内で柔軟にローテーションを実施しており、スキルの向上を目指すことができます。 ・水平分業ではなく、仕様策定から評価まで経験することができます。
- 応募資格
-
- 必須
- ≪必須≫ ・半導体設計の知識 ・Verilog/VHDLを用いた回路設計、論理検証経験者
- 歓迎
- ≪歓迎≫ ・アサーション、UVM、フォーマル検証経験者 ・論理合成経験者 ・プログラミング言語（C,C++等）スキル
- 雇用形態
-
正社員
試用期間3ヶ月
※試用期間中の条件変更なし
雇用期間の定め：無
- 勤務地
- <八幡西事業所>北九州市八幡西区黒崎城石2-1 ・JR「黒崎駅」徒歩7分
- 勤務時間
- ◎勤務時間8:30～17:00 ・所定労働時間7時間45分 ・休憩45分
- 年収・給与
- ◎係長級としての採用の場合：年収750万円～1,000万円（時間外労働手当30時間/月相当含む） ◎担当者としての採用の場合：年収500万円～750万円（時間外労働手当30時間/月相当含む） ・昇給：年1回（3月） ・賞与：年2回（6月、12月/2023年度実績：6.52ヶ月）
- 待遇・福利厚生
- ・社会保険完備 ・交通費支給（規定あり） ・各種手当（勤務地、家族、職位、裁量勤務、定時外、単身赴任 他） ・財形年金貯蓄 ・企業年金制度 ・退職金制度 ・社員持株制度 ・独身寮 ・借り上げ寮・社宅制度 ・社員食堂 ・診療所 ・保養所 ・クラブ活動（サッカー、テニス、ラグビー、陸上、茶・華道 他） ・受動喫煙防止について：屋内全面禁煙
- 休日休暇
- ◎年間休日125日程度 ・完全週休二日制（土日） ・祝日 ・夏季 ・年末年始 ・会社創立記念日 ・労働祭日 ・年次有給休暇（初年度18日） ・5日連続有給取得制度 ・産前産後休暇・育児休暇・配偶者出産休暇（いずれも取得実績あり） ・介護休暇 ・その他（結婚、忌引き、配偶者出産、被災、リフレッシュ、バースデー、公務、赴任、積立て 等）
