募集要項
- 仕事内容
-
半導体ビジネスを支えるCMOSイメージセンサーを担当頂きます。モバイルもしくは、セキュリティカテゴリのCISを中心に新機能を顧客へ提案行い、設計へ落とし込み開発完遂する差異化製品開発を担当頂きます。半導体ビジネスを支えるCMOSイメージセンサーを担当頂きます。モバイルもしくは、セキュリティカテゴリのCISを中心に新機能を顧客へ提案行い、設計へ落とし込み開発完遂する差異化製品開発を担当頂きます。
その中で、昨今、回路の機能検証技術に課題を抱えており、検証戦略の具体化やアサーション検証・カバレッジ検証・リファレンスCによる一致検証などの検証自動化手法の変革を担当しております。
■担当予定の業務内容
System Verilog/Verilog-HDLによる機能検証（アサーション検証、カバレッジ検証、リファレンスCによる一致検証などの検証自動化が主体）やミックスシグナル回路の検証を行います。ツールベンダや社内有識者との情報共有や協業も多いです。設計後は測定及び評価チームと協業すると共に、自社工場があるので試作立ち上げのサポートも行います。 開発難易度に応じ、数名～数十名程度のチームを作って要求仕様から検証仕様に落とし込み、決められたスケジュール内でチームで業務を推進します。 一方で中長期スパンでは新たな検証手法の探索を継続し、製品への検証技術導入などを推進していきます。
■想定ポジション
担当者もしくは、リーダーとして与えられた範囲で業務を行っていただきます。
■職場雰囲気
職場は若手からベテランまで揃っていて活気があります。 顧客からの要求仕様に対して、組織内だけで完結せず、他部署との混成チームを構築し、どうあるべきかエンジニア同士で議論しながら多様な人材交流を通した開発を行っています。
■描けるキャリアパス
CMOSイメージセンサーのデジタル回路設計スキルとセンサー内部のアーキテクチャ構築のスキルに加え、機能検証技術を習得できます。 回路設計や機能検証のスキルを踏み台に、設計チームを牽引するリーダへのキャリアを描くことも可能です。 また、組織マネジメント（ラインマネージャー）へのキャリアパスも描くことが可能です。 センサー開発全般を習得したエンジニアとして、世界初となる人間の目を超えるセンサーを世に提供できます。
- 応募資格
-
- 必須
-
【必須条件】
半導体のロジック回路の設計・検証業務を経験されている方。
（System Verilog またはVerilog-HDLの知見をお持ちの方）
※半導体の種類は問いません。
- 歓迎
-
【歓迎条件】
・SystemVerilog、UVM、SystemC、アサーション記述、論理合成、動作合成、タイミング検証(STA)、Python
・アナログ回路の基礎知識や、ロジック、アナログ協調検証知識。ソフトウェア知識 等
・TOEIC(英語) 尚可:600点以上
顧客との英語によるコミュニケーションがリーダーには求められますが、社内での研修を通じたレベルアップの機会があります。
- 募集年齢(年齢制限理由)
- 特定年齢層の特定職種の労働者が相当程度少ないため （特定年齢層の特定職種の労働者が相当程度少ないため）
- 雇用形態
- 正社員
- 勤務地
-
神奈川県厚木市
※本求人は将来的に別の職務領域や技術領域に異動の可能性がございます。
合わせて、全国の支社、工場、営業所への転勤可能性がございます。
- 勤務時間
-
9:00～17:30
フレックスタイム制あり（コアタイムなし） リモート勤務あり
時間外労働あり
- 年収・給与
-
経験や能力を考慮の上、当社規定により決定いたします。
担当：約600万円～／上級担当：約750万円～／リーダー：約950万円～
通勤費を別途支給いたします。
会社業績や個人評価等に応じて変動します
- 待遇・福利厚生
-
健康保険、厚生年金保険、雇用保険、労災保険 等
【教育制度・資格補助】
OJT、ジネス研修、技術研修、ユニバーシティ（次世代リーダー向け人材育成プログラム）等
【その他】
財形貯蓄制度、社員持株会あり、各種育児関連制度、介護休職制度、ボランティア休職制度、フレキシブルキャリア休職（留学や配偶者の海外赴任への同行などを目的とする）
※自分のライフスタイルにあった福利厚生を、数多くのプログラムの中から自分の意思で選択することが可能
- 休日休暇
-
年間休日日数：126日
完全週休2日制（休日は土日祝日）
年間有給休暇17日～24日（下限日数は、入社半年経過後の付与日数となります）
- 選考プロセス
-
書類選考→面接3回→内定→入社
※面接回数は変更となる可能性があります。
