募集要項
- 仕事内容
-
電子回路設計者/700万円～/年休130日【ハードウエア設計】
・要求仕様ヒアリング
営業担当とともに客先に出向くか、あるいはリモート会議にて、客先の要求仕様をヒアリングする。
客先のやりたいこと・満足すべき仕様・コスト・スケジュール等を丁寧に聞き出し、完成イメージや問題点について意見交換する。
・仕様立案とコスト算出
仕様を立案して客先に提案する。話がまとまればコストの算出を行う。
提案仕様はワードやエクセルを用いて作る。必要な工数や材料原価をエクセルの定型フォームに入力して作成する。
・回路設計、回路入力
Cadence社のOrCAD Captureを使用して回路入力する。
FPGAの設計はXilinx/Intel/Microchip等FPGA各社の設計ツールを用いて実施する。
・アートワーク仕様作成
回路図を元にプリント基板の配線データを設計する部門に対して、どのような配線にしたいか文書にて細かく指示を与える。
ワードまたはエクセルを用いて作成する。完成したアートワークをチェックし、必要に応じて修正の指示を行う。
・デバッグ、評価試験
完成した実機が想定通りの動きをするかどうかを各種測定器を用いて検証し、問題があれば改善する。
・その他
客先からの技術的問合せ、内外のスケジュール確認などに適宜対応する。
また要所要所で客先と社内に対してレビューを行うなど、当該製品の主担当としての役割を担う。
- 応募資格
-
- 必須
-
腕自慢な方も、将来の腕自慢候補と自負される方も、次の項目にあてはまることを重要視します。
・ネットに溢れる根拠の乏しい設計例を真似するのではなく、自らが考え納得して答えを出す設計者
・新しい技術に沈黙せず果敢に挑戦していくことのできる設計者
・他者からの指摘を謙虚に受け止め、成長の糧にすることのできる設計者
・自分の間違いを誠実に説明することのできる設計者
- 歓迎
-
上の条件を満足した上で、次の全ての技能経験のある方、またはそれ相当と自信のある方を求めます。
・デジタル電子回路設計の実務を3年以上かつ3案件以上経験された方
（単なる回路入力オペレータとしての経験は不可とします）
・CPU、通信、インタフェース、アナログ、画像処理等、何か他者より優れると自負する回路分野のある方
・Verilog-HDLまたはVHDLを用いたFPGAの論理設計を3年以上かつ5件以上経験された方
・オシロスコープやロジックアナライザを用いて、電子回路評価や動作しない原因を調査する経験をされた方。
- 雇用形態
- 正社員
- 勤務地
- 岡山県岡山市
- 年収・給与
-
700万円 ～ 799万円
決算賞与 の制度あり
年1回 (11月)、設立以来 7年連続で支給中
- 待遇・福利厚生
-
社会保険完備
通勤手当（上限10万）
退職金制度あり
- 休日休暇
-
年間休日130日
土日祝、GW、夏季休暇、年末年始
