募集要項
- 仕事内容
-
【リーダー/担当者】CMOSイメージセンサーの物理設計(RTL to GDSのバックエンド設計業務)業務。チップサイズ・フロアプラン見積りから、各機能ブロックをつなぐ配置配線、デジタル領域のP&R、Timing検証、チップトップでの各種物理検証などを行います。
■組織としての担当業務
SSSグループ内において、「イメージセンサーのデジタル領域やチップレベルのレイアウト設計」を担当する唯一の部署です。
レイアウト工程は、イメージセンサーの設計データがFIXする最終工程のため、我々の設計力がチップ品質に直結すると言っても過言ではありません。イメージング用途のチップだけでなく、測距などのセンシング用途のチップもあります。設計最終工程なので、チップの出来上がりをイメージし易く「チップを作っている！」と実感しやすいのが魅力です。また、新しい回路構成・物理実装のチップも増えており、最先端のレイアウト設計技術を社内で開発、実用化してチップを実現しています。
■担当予定の業務内容
以下のいずれかの業務を担当いただきます。
１．レイアウト設計リーダーとして10名程度のメンバーをまとめ、前工程との交渉・調整、レイアウト品質全般に責任を持つ
２．デジタル領域のレイアウトエンジニアとしてRTL to GDSのいずれかの工程(論理合成/P&R/STA/電力算出)を担当
３．チップトップのレイアウトエンジニアとして、マニュアル配線工程/物理検証/電源網検証などを担当
■想定ポジション
以下のいずれかのポジションを想定しています。
１．10名程度のチームをまとめるレイアウト設計リーダー
２．デジタル領域レイアウト エンジニア
３．チップトップレイアウト エンジニア
■描けるキャリアパス
レイアウト担当として技術力を高め、自身の志向に合わせて、リーダーや熟練者への成長が出来る。
専門スキルのみならず、関連する他部署も多いため、コミュニケーションスキルやプレゼンスキルも磨きをかけることが出来ます。
将来的には、CMOSイメージセンサーを熟知した商品開発リーダー、プロジェクトマネージャーなどのキャリアパスもあります。
【求人部署からのメッセージ】
ソニーのCMOSイメージセンサーは、スマートフォン
- 応募資格
-
- 必須
-
■必須
LSI設計の基礎知識
UNIXの基礎知識やスクリプト作成スキル
【歓迎】
・バックエンド設計の技術領域での業務経験3年以上
・デジタル領域レイアウト エンジニア：論理合成/P&R/STA/電力算出/物理検証
・チップトップレイアウト エンジニア：半導体のマニュアル配線/物理検証/電源網検証
■尚可
・リーダー経験
・パートナー（協力会社）との協働経験
【求める語学力】
必須ではない
英語・中国語が話せると、日常のコミュニケーションの幅が広がります。
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 年収・給与
- 750～950万円
