募集要項
- 仕事内容
-
センサー内部のアーキテクチャと顧客のカメラシステムのアーキテクチャの両面でどうあるべきかエンジニア同士で議論しながら開発しています。デジタル回路設計業務。verilog-HDLによる設計および検証。設計後は測定及び評価チームと協業すると共に、自社工場があるので試作立ち上げのサポートも行います。一方で長期スパンでは次世代CMOSイメージセンサの開発検討も行います。
■組織としての担当業務
CMOSイメージセンサのデジタル回路設計業務が中心で、設計後は測定及び評価を行い最終顧客に商品を届けるまでの領域をカバーします。最近では毎秒最大1,000フレームのセンサを開発しました。
■職場雰囲気
職場は若手からベテランまで揃っていて活気があります。
顧客からの要求仕様に対して、どう設計仕様に落とし込めるのか、設計検討段階からさまざまな課題を解決しながら開発を進めています。
単なるデジタル設計ではなく、センサー内部のアーキテクチャと顧客のカメラシステムのアーキテクチャの両面でどうあるべきかエンジニア同士で議論しながら開発しています。
開発スケジュールはタイトですが広く手に取られる最終製品に直ちに搭載されるため、世の中への貢献を実感しやすい職場です。
■担当していただく具体的な業務内容
デジタル回路設計業務
verilog-HDLによる設計および検証（波形目視のほか、リファレンスCによる一致検証、アサーション検証、カバレッジ検証）
製造事業所との情報共有、課題発生時の連携など他部署との協業も多いです。
設計後は測定及び評価チームと協業すると共に、自社工場があるので試作立ち上げのサポートも行います。
数名～10名程度のチームを作って要求仕様から設計仕様に落とし込み、決められたスケジュール内でチームで業務を推進します。
一方で長期スパンでは次世代CMOSイメージセンサの開発検討も行います。CMOSイメージセンサはアナログ回路とデジタル回路が協調して動作しているのである程度のアナログ知識が必要ですが、周囲のメンバー・関連部署と協業しスキルを得ることで、より高度なセンサ開発に取り組めます。
■想定ポジション
プロジェクトにおける各ブロックの設計チームの規模は5名ほどで、リーダーもしくは上位担当者を期待しています。
※本求人はジェネラル・エンプロイメント・コントラクト社員での採用となるため将来的に別の職務領域や技術領域に異動の可能性がございます。
合わせて、全国の支社、工場、営業所への転勤可能性がございます。
- 応募資格
-
- 必須
-
【必須条件】
・半導体のデジタル回路設計スキル。具体的にはVerilog-HDL等の上流設計スキルとSRAM等のメモリを制御する為のデジタル回路設計スキル、及びUnix/LinuxのOSを使いこなせる方。
※半導体の種類は問いません。
・業務に関する英語のドキュメントを読んで理解できる方。
- 歓迎
-
【歓迎条件】
・アナログ回路の基礎知識。
・韓国語・中国語のドキュメントを読んで理解できる方。
- 募集年齢(年齢制限理由)
- 特定年齢層の特定職種の労働者が相当程度少ないため （特定年齢層の特定職種の労働者が相当程度少ないため）
- 雇用形態
- 正社員
- 勤務地
- 神奈川県厚木市
- 勤務時間
-
9:00～17:30
フレックスタイム制あり（コアタイムなし） リモート勤務あり
時間外労働あり
- 年収・給与
-
経験や能力を考慮の上、当社規定により決定いたします。
通勤費を別途支給いたします。
会社業績や個人評価等に応じて変動します
- 待遇・福利厚生
-
健康保険、厚生年金保険、雇用保険、労災保険 等
【教育制度・資格補助】
OJT、ジネス研修、技術研修、ユニバーシティ（次世代リーダー向け人材育成プログラム）等
【その他】
財形貯蓄制度、社員持株会あり、各種育児関連制度、介護休職制度、ボランティア休職制度、フレキシブルキャリア休職（留学や配偶者の海外赴任への同行などを目的とする）
※自分のライフスタイルにあった福利厚生を、数多くのプログラムの中から自分の意思で選択することが可能
- 休日休暇
-
年間休日日数：126日
完全週休2日制（休日は土日祝日）
年間有給休暇17日～24日（下限日数は、入社半年経過後の付与日数となります）
- 選考プロセス
- 書類選考→面接3回→内定→入社
