募集要項
- 募集背景
- 世界人口の3分の1の通信環境をサポートしている世界的に有名な通信企業様の日本法人様での正社員募集となります。このたびの募集では、アナログクラスのチップ回路設計を独自で完成させるために、電子・マイクロエレクトロニクス関連の知識をお持ちでAFE・ADC/DAC・LNA・PGAなどのモジュール設計経験をお持ちの方を増員でお迎えし、同社のさらなる技術向上を目指していきます。
- 仕事内容
-
「Analog Design - Signal Chain」というポジションのもと、アナログクラスのチップ回路設計を独自で完成させていただくことが最大のMissionとなります。トランジスタレベル、システムレベルの設計・シミュレーション担当として、以下業務を行っていただきます。
<業務内容>
●アナログクラスのチップ回路設計の独自完成(AFE・ADC/DAC等)
●レイアウト担当者を指導・補佐をし、レイアウト設計の完成
●テストアプリケーション担当者を指導または支援し、チップテスト評価とサンプル納入の完了
●テクニカルレポート作成
- 応募資格
-
- 必須
-
●電子・マイクロエレクトロニクス関連を専攻し、修士号以上を取得していること
●AFE・ADC/DAC・LNA・PGAの中から1つ以上を使用し、モジュール設計経験をお持ちであること
●レイアウトやフロアプランの立案能力をお持ちであること
●hspice・spectre・その他の設計やシミュレーションツールの使用に熟知していること
●問題分析や処理能力をお持ちであること
- 歓迎
-
以下のご経験をお持ちの方は尚歓迎いたします。
●AFE・ADC/DACのテストと量産経験
- フィットする人物像
- 責任感が強く、積極的かつ厳格に業務に取組み、チーム一丸となってMission達成を行えるようにリーダー・マネジメント的立ち位置として指南いただける方にフィットしております。
- 雇用形態
- 正社員
- ポジション・役割
- ADC回路専門家(プロフェッショナル)
- 勤務地
-
大阪府大阪市北区
【最寄り駅】
●京阪中之島線 「渡辺橋駅」より徒歩1分
●地下鉄四つ橋線 「肥後橋駅」より徒歩4分
- 勤務時間
- 9:00~18:00(実働8時間)
- 年収・給与
-
年収1,000~2,000万円
※年収の上限額は決まっておりませんのでこれまでのご実績等を元に決定いたします。
※年収には、賞与(年1回以上)も含まれます。
※昇給は、業績に応じて年1回以上となります。
【年収に関するPOINT】
●同社の特徴として、基本的に前職の年収をベースに平均20~40%年収がUPするケースがほとんどとなります。
●これまでの平均年収は1,800~2,000万、最高額で3,300万の方もいらっしゃいます。
- 待遇・福利厚生
-
【保険】
健康保険、厚生年金保険、雇用保険、労災保険
【福利厚生】
通勤手当、退職金制度、医療保険制度
- 休日休暇
-
週休2日制(土曜日・日曜日)、祝日、年末年始休暇、夏季休暇、有給休暇、育児休暇、慶弔休暇
※有給休暇は試用期間後付与となります。
※年間休日数は121日となります。
- 選考プロセス
- 書類選考→1次面接(部門)→2次面接(役員)→最終面接(人事面接)→内定
- キャリアパス・評価制度
-
【キャリアパス】
毎年2兆円の研究開発投資をしているため、「実現したいこと」に挑戦をするチャンスが大いにあります。
【評価関連】
成果次第で入社から3ヶ月で年収30%UPをした実績があります。