募集要項
- 募集背景
-
システムLSIは、内蔵回路の大規模化とプロセス開発によりデジタルとバイポーラ混在等による回路機能の多様化が進んでおります。
国内半導体メーカーは、その商品企画と設計(デザイン)と製品の販売とそのためのFAE等サポート業務に限られた経営資源を集中させる事業戦略を、多くのメーカーが採用しています。そのため、製造は一部の小規模か特殊製品に限定し自社のファブを活用するものの、大量製品はファンドリー専業企業に外部委託し、その量産用テストプログラムや評価用プログラムも一部は自社開発するものの多くは外部委託しています。
そのプログラムと評価業務が今回の開発業務で、それはLSI内のDFT等の機能や歩留り向上のためのデバイス評価と密接な関係があり、ファンドリーへの製造委託のような画一的な業務委託とはなれず、設計部門と協力した業務となります。
また、半導体事業のトッププライオリティーである歩留り向上につきましては、デバイス評価と不可分で、評価プログラムから擬似や実インターフェースLSI設計からロジアナ、オシロ、カーブトレーサー、からプロセス評価のためのSEMまでの装置を駆使したものです。
- 仕事内容
-
担当業務は、原則半導体設計・製造企業で、半導体(LSI)テスタによるプログラム開発、LSI評価・解析又は評価・解析のためのLSIの論理設計業務です。
多くはシステムLSIを対象とし、パワートランジスターやバイポーラ―ICやLEDは極めて少なく、そのための評価用テストプログラムから量産用テストプログラムの開発業務です。
その評価用テストプログラムは、実に多彩となり、シミュレータによる擬似的回路とそのためのテストやデザイン(設計)上やプロセス上での問題・課題解析用テストのための評価プログラム設計と実LSIの評価が有ります。
シミュレーションするためのその機能の回路を設計しその動作等の確認による評価や、当該LSIのインターフェース用のLSIをFPGAで設計する必要性も多く、今回はテストエンジニアの職種ですが、Verilog等でFPGA設計も頻繁にあり、応募資格はテスタ業務と設計業務どちらかの経験で応募が可能です。
量産用のテストプログラムは、LSIの全特性の出荷検査用ですが、LSIに内蔵されているテスト容易化設計機能(DFT:Design For Testability)を利用したものも含み、またLSI生産の習熟度(ある一定の歩留りに達した後)により検査効率のためのプログラム変更も有り、LSI機能と評価サンプル(TS品等)を考慮したプログラム開発のようです。
その言語もテスタメーカーの専用言語も有りますが、C言語へ移行しているようです。
具体的な業務は、下記のような業務との事です。
■半導体メーカーのLSI新製品開発における新テスト開発、LSI評価、実験、解析業務および論理設計業務
■案件により、テスタ技術者として、シミュレーション、コーディング、デバッグ、評価、試験の各フェーズにチームとして関わる業務
- 応募資格
-
- 必須
-
<半導体テスト開発・評価系業務の場合>
■LSIのテスト開発、特性評価、歩留向上、解析の実務経験(半年以上)
■LSIテスタによるテストプログラム開発実務経験(半年以上)
■電子回路の実験、評価における実務経験(半年以上)
<半導体論理設計業務の場合>
■論理設計(Verilog-HDL/VHDL)実務経験(半年以上)
■電子回路の実験、評価における実務経験(半年以上)
<上記での共通歓迎経験>
■C、C++ ついてのプログラミング経験
■測定機(SEM、アナライザー、テスタ、オシロなど)を使用した実験、評価、解析経験
■デジタル、アナログ回路設計経験
<その他上記共通資格>
■年齢:不問
■学歴:不問
■第二新卒:担当技術に知識が有れば可(文系不可、外国籍不可)
- 歓迎
- ■LSIのテスト開発、特性評価、歩留向上、解析の実務経験
- フィットする人物像
-
■LSIテスタによるテストプログラム開発実務経験 又は
■論理設計(Verilog-HDL/VHDL)実務経験
- 雇用形態
- 正社員
- 勤務地
- 東京都 または 九州地区 (半導体メーカーの事業所) (※転勤無)
- 勤務時間
-
9:00~18:00 休憩60分
(但し、事業所により違い有)
- 年収・給与
-
年収 400万円~800万円 (プラス残業手当、能力経験によりさらに厚遇)
昇給年1回 賞与年2回
- 待遇・福利厚生
-
雇用保険・労災保険・健康保険・厚生年金
退職金有 定年有(※60歳再雇用有) 諸手当(通勤・残業・家族等)
- 休日休暇
- 週休2日制(土日)、祝日、夏季、年末年始、有給 他(年間休日124日)