募集要項
- 仕事内容
-
■業務内容
・LSI設計の中で通信アルゴリズム設計からRTL設計，論理合成までを担当します。
・アナログ部は事業部内別チーム，レイアウト設計，LSIテスト設計開発します。
・アルゴリズム設計にはC/C++/Matlabなどを使用します．RTL設計にはVerilog-HDL，vcs，DesignCompilerなどを使用します。
■想定ポジション
プロジェクトベースで柔軟にチーム編成をしており、企画段階では3～4名，開発ピーク時には20名程度のチーム規模となります。LSIの中のブロック設計リーダーの役割を期待します。
■描けるキャリアパス
通信LSI開発を通してHW, FW開発力が身につきます．また事業部で保有しているGPSやプロセッサと組み合わせてIoTソリューションを構築するスキルを習得できます。
総じて，IoTが社会を変えていくという大きな変革を先頭にたって実現するという経験を積むことができます
- 応募資格
-
- 必須
-
■必須：
・信号処理分野での開発経験
・通信分野での開発経験
■必須
英文の規格書・論文・仕様書を理解するのに支障がないこと。
- 歓迎
-
■尚可
・通信・放送分野でのアルゴリズム開発
・C/C++/Matlabなどを用いての原理シミュレータ開発
・Verilog-HDLを用いたデジタル回路設計
・FPGA基板を用いたプロトタイプ評価
・組込みCPU,DSPのFW開発
■尚可
海外のエンジニアとの共同開発もあるので、技術ミーティングで意思疎通できるレベルの英会話力があることが望ましい。
- 募集年齢(年齢制限理由)
- 年齢：~35歳 （特定年齢層の特定職種の労働者が相当程度少ないため）
- フィットする人物像
-
■必須
・通信分野の基礎知識があり、あらゆる課題に対して前向きに取り組める人。
・各種制約の中でバランスのとれた判断ができ、品質向上に強い意志を持っている人。
■尚可
立場の違う人、バックグラウンドの異なる人とも共に業務を進められるような高いコミュニケーション能力を持っている人。
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 勤務時間
-
勤務時間は7時間45分 (標準労働時間帯 9:00～17:30)
コアタイム 9:30～15:30として出勤退勤時間を選択できる月間フレックスタイム制あり
- 年収・給与
- 600万円 ～ 799万円
- 待遇・福利厚生
-
社会保険完備 (健康・厚生年金・雇用・労災)、財形貯蓄制度、社員持株会、独身寮など
自分のライフスタイルにあった福利厚生を、数多くのプログラムの中から自分の意思で選択することが可能です。
- 休日休暇
-
完全週休2日制 (土・日)、フレックスホリデー (個人が設定できる連続休暇制度)、年末年始休暇、会社休日 (年間125日/2017年） 、年次有給休暇 (初年度17日、最大24日)
年間休暇平均取得日数 平均20日
