募集要項
- 仕事内容
-
■仕事内容
半導体のデジタル回路設計・検証業務、論理設計・検証（LSI、FPGA、SOC）
■求人アピール
神奈川県内で半導体レイアウト設計をお任せします。
- 応募資格
-
- 必須
-
■応募資格
必要経験：半導体（FPGA,LSI、SOC）デジタル回路の設計経験。Verilog、VHDL
歓迎経験：論理設計・検証ツール
- 雇用形態
- 契約社員
- 勤務地
-
■勤務地
神奈川県横浜市
- 勤務時間
-
■勤務時間
9:00～18:00
平均残業：1日1.5時間 月30時間
- 年収・給与
-
■年収・給与
年収：400万円～600万円
賞与：無
昇給：有
- 待遇・福利厚生
-
■待遇・福利厚生
社会保険完備（健康保険、厚生年金、雇用保険、労災保険）
- 休日休暇
-
■休日休暇
完全週休2日制（土日）、年末年始休暇、夏期休暇、有給休暇、年間休日125日以上
